この商品をお持ちですか? マーケットプレイスに出品する
裏表紙を表示 表紙を表示
サンプルを聴く 再生中... 一時停止   Audible オーディオエディションのサンプルをお聴きいただいています。
この画像を表示

Verilog‐HDLによるテストベンチ―アサーション検証の効率化のために 単行本 – 2006/4

5つ星のうち 2.8 4件のカスタマーレビュー

その他()の形式およびエディションを表示する 他のフォーマットおよびエディションを非表示にする
価格
新品 中古品
単行本, 2006/4
¥ 8,748 ¥ 6,597
click to open popover


この商品を見た後に買っているのは?

Kindle 端末は必要ありません。無料 Kindle アプリのいずれかをダウンロードすると、スマートフォン、タブレットPCで Kindle 本をお読みいただけます。

  • Apple
  • Android
  • Android

無料アプリを入手するには、Eメールアドレスを入力してください。


商品の説明

内容(「MARC」データベースより)

RTLレベルまたは論理合成後のゲート・レベルでの論理検証を実行するために、ダイナミック・シミュレータでの検証では必ず使用するテストベンチについてまとめる。taskの使用に重点を置き、サンプルの記述を多く紹介。


登録情報

  • 単行本: 203ページ
  • 出版社: テクノプレス (2006/04)
  • 言語: 日本語
  • ISBN-10: 4924998664
  • ISBN-13: 978-4924998667
  • 発売日: 2006/04
  • 梱包サイズ: 21.2 x 15 x 1.8 cm
  • おすすめ度: 5つ星のうち 2.8 4件のカスタマーレビュー
  • Amazon 売れ筋ランキング: 本 - 1,042,233位 (本の売れ筋ランキングを見る)
  • さらに安い価格について知らせる
    この商品を出品する場合、出品者サポートを通じて更新を提案したいですか?


カスタマーレビュー

トップカスタマーレビュー

2006年5月29日
Amazonで購入
1人のお客様がこれが役に立ったと考えています
|コメント|違反を報告
2006年12月23日
Amazonで購入
6人のお客様がこれが役に立ったと考えています
|コメント|違反を報告
2009年7月21日
Amazonで購入
11人のお客様がこれが役に立ったと考えています
|コメント|違反を報告
2006年9月27日
Amazonで購入
2人のお客様がこれが役に立ったと考えています
|コメント|違反を報告