この商品をお持ちですか? マーケットプレイスに出品する
裏表紙を表示 表紙を表示
サンプルを聴く 再生中... 一時停止   Audible オーディオエディションのサンプルをお聴きいただいています。

著者をフォローする

 全てをチェック
何か問題が発生しました。後で再度リクエストしてください。


SystemVerilogによるLSI設計 単行本 – 2005/1/1

5つ星のうち4.7 2個の評価

その他 の形式およびエディションを表示する 他の形式およびエディションを非表示にする
価格
新品 中古品
単行本
¥9,630
click to open popover

Kindle 端末は必要ありません。無料 Kindle アプリのいずれかをダウンロードすると、スマートフォン、タブレットPCで Kindle 本をお読みいただけます。

  • iOSアプリのダウンロードはこちらをクリック
    Apple
  • Androidアプリのダウンロードはこちらをクリック
    Android
  • Amazonアプリストアへはこちらをクリック
    Android

無料アプリを入手するには、Eメールアドレスを入力してください。

kcpAppSendButton

商品の説明

内容(「BOOK」データベースより)

SystemVerilogは、Verilog HDLを新たに大幅に機能強化したものであり、デザイン、テストベンチ、形式的検証、C言語ベースAPIが大幅に機能拡張されている。これらの拡張機能は、設計者、検証エンジニア、アーキテクトに重要な新機能を提供し、異なるプロジェクトメンバ間でのチームワークと連携の改善を可能にする。SystemVerilogベースのEDAツールを採用した開発チームでは、生産性が向上し、短期間で高品質な設計が可能になる。本書は、SystemVerilogと将来のハードウェア設計言語の学習を始めるための絶好の書籍である。

登録情報

  • 出版社 : 丸善 (2005/1/1)
  • 発売日 : 2005/1/1
  • 単行本 : 312ページ
  • ISBN-10 : 4621075152
  • ISBN-13 : 978-4621075159
  • カスタマーレビュー:
    5つ星のうち4.7 2個の評価

カスタマーレビュー

5つ星のうち4.7
星5つ中の4.7
2 件のグローバル評価
星5つ
75%
星4つ
25%
星3つ 0% (0%) 0%
星2つ 0% (0%) 0%
星1つ 0% (0%) 0%
評価はどのように計算されますか?

この商品をレビュー

他のお客様にも意見を伝えましょう

上位レビュー、対象国: 日本

2020年2月16日に日本でレビュー済み
2007年4月6日に日本でレビュー済み
9人のお客様がこれが役に立ったと考えています
違反を報告