よく一緒に購入されている商品
商品の説明
内容（「BOOK」データベースより）
PLL(Phase Locked Loop)の技術は周波数シンセサイザとして急速に普及し、様々な分野で応用が進んでいます。それに従い、PLLにはより高性能が要求され、用途に応じた設計が必要になっています。その設計技術を把握するために、本書では専用ICを用いず、PLLを構成する回路の動作を確認しながらPLL周波数シンセサイザを設計します。PLLの性能を向上させるためのヒントがこの一冊に詰まっています。
著者略歴 (「BOOK著者紹介情報」より)
小宮 浩
1956年神奈川県小田原市にて出生。1979年幾徳工業大学(現神奈川工科大学)電子工学課卒業。1979年タケダ理研工業株式会社(現株式会社アドバンテスト)入社。スペクトラム・アナライザ、シグナル・ソースおよびネットワーク・アナライザの開発設計、高周波PLL周波数シンセサイザ・モジュールの開発設計、ロー・ノイズ発振器、VCO及びVCXOの開発設計、2004年RFデザイノートを開業。高周波アナログ回路の受託開発設計、試作、コンサルティング(本データはこの書籍が刊行された当時に掲載されていたものです)
1956年神奈川県小田原市にて出生。1979年幾徳工業大学(現神奈川工科大学)電子工学課卒業。1979年タケダ理研工業株式会社(現株式会社アドバンテスト)入社。スペクトラム・アナライザ、シグナル・ソースおよびネットワーク・アナライザの開発設計、高周波PLL周波数シンセサイザ・モジュールの開発設計、ロー・ノイズ発振器、VCO及びVCXOの開発設計、2004年RFデザイノートを開業。高周波アナログ回路の受託開発設計、試作、コンサルティング(本データはこの書籍が刊行された当時に掲載されていたものです)
登録情報
|
この商品を見た後に買っているのは？
カスタマーレビュー
最も参考になったカスタマーレビュー
3 人中、2人の方が、｢このレビューが参考になった｣と投票しています。
形式:単行本
PLL回路の浅学者です。この本は、PLL回路で第1番目に重要となる位相雑音の原因(正体)とそれをどのようにしたら小さくすることができるのかを、測定例やシミュレーターを用いた特性例を豊富に示して分かり易く説明している。理論的な解析と実際の特性を1つひとつ理解しながら読みすすむことができる。後半ではスプリアスや周波数切り換え速度とのトレードオフについても分かり易い。高周波回路設計の奥深さを感じさせられた。
リストマニア
|
|
同じキーワードの商品を探す
フィードバック
- カタログ情報、または画像について報告
- 著者からのコメント
- 出版社からのコメント
|
