FPGAやLSIなどで回路設計をしている技術者に私視点からぜひとも勧めたい実践的な1冊,です.
章を1つ使いC言語のサブセットを仮想機械コードにコンパイルできるC--コンパイラのコードおよびMakefileが解説とともに掲載されています.コードでべた書きした再帰下降構文解析とコンパイラ・コンパイラ yacc を使い自動生成した構文解析の2つがコーディングされています.
基礎から始まり最後はサブセットとはいえコンパイラを実際に作るところまでをカバーしており,情報工学の知識を吸収して現場で実践的に活用できる良書です.
電気回路設計が専門ですが,LSI開発で専用独自プロセッサのプログラム(ファーム)を機械語で書いてね,と仕事がきたときに,このテキストを元にしたCコンパイラを作り,格段に開発が楽になりました.
ぎちぎちに作りこんだコンパイラでなくても,関数呼び出しをちゃんと処理してくれるだけで,開発効率は1桁違います.
コンパイラに限らず,実践的に構文解析を1度経験すると,隣の技術者と差をつけるLife hack的な開発ノウハウとして使えます.私だと,Wikiエンジンを作ったり,設計記述のルールチェックに使ったりと,かなり便利です.